高速数字系统设计：互连理论和设计实践手册 (2010 年度畅销榜NO.5853 )

数字系统设计员必须面对当今微处理器运行速度不断增加所带来的挑战，因此，理解高速互连现象是不可或缺的。本书基于硬件平台，将从基本的传输线理论到数字时序分析，再到高速测量技术等概念，逐一为读者进行高速数字系统设计说明并将通俗易懂的原理解释与大量实用问题解决方案结合起来，为当前的数字系统设计技术提供实践指导。本书由3位Intel高级工程师编写，详细解释常被忽略的有关数字总线上高频效应的主题，介绍多种成熟技术和应用实例。

本书特点
●从数字角度详细介绍基本传输线理论。
●理论层面的理解有助于读者摆脱当前实践应用的局限，进而能够解决本书中未涉及的问题。
●书中理论适用于任何高速数字系统。
●书中涵盖的所有方法都已经应用于实际数字产品，且这些产品的大批量生产和销售已经获得成功。

le width="100%"> 第1章 互连设计的重要性1 1.1 基础1 1.2 过去和未来3 第2章 理想传输线基本原理5 2.1 PCB或MCM上的传输线结构5 2.2 波的传播6 2.3 传输线参数6 2.3.1 特征阻抗7 2.3.2 传播速度. 时间和距离9 2.3.3 SPICE仿真中的等效电路模型10 2.4 发送初始波和传输线反射12 2.4.1 初始电波12 2.4.2 多次反射14 2.4.3 上升时间对反射的影响20 2.4.4 电抗性负载的反射21 2.4.5 消除反射的匹配方案22 2.5 补充示例25 2.5.1 问题25 2.5.2 目标25 2.5.3 计算PCB的横截面几何结构25 2.5.4 计算传输延迟26 2.5.5 确定接收端波形27 2.5.6 创建等效电路27 第3章 串扰29 3.1 互感和互容29 3.2 电感矩阵和电容矩阵29 3.3 场仿真器30 3.4 串扰感应噪声31 3.5 用等效电路模型仿真串扰35 3.6 串扰感应延迟时间和信号完整性变化36 3.6.1 开关模式对传输线性能的影响36 3.6.2 使用单线等效模型模拟多导线系统中的走线40 3.7 串扰引起的阻抗变化41 3.8 奇. 偶模传输线对的匹配43 3.8.1 Pi型匹配网络44 3.8.2 T型匹配网络45 3.9 串扰最小化设计45 3.10 补充示例46 3.10.1 问题46 3.10.2 目标47 3.10.3 计算串扰引起的阻抗变化和传播速度变化的最大值47 3.10.4 判断串扰是否会导致误触发48 第4章 非理想互连问题51 4.1 传输线损耗51 4.1.1 导线直流损耗51 4.1.2 介质直流损耗52 4.1.3 趋肤效应52 4.1.4 与频率相关的介电损耗60 4.2 介电常数的变化62 4.3 走线弯曲63 4.4 符号间干扰65 4.5 90°转角效应67 4.6 拓扑效应68 第5章 连接器. 封装和过孔71 5.1 过孔71 5.2 连接器72 5.2.1 串联电感73 5.2.2 并联电容73 5.2.3 连接器串扰73 5.2.4 电感耦合引起的连接器引脚场效应74 5.2.5 EMI76 5.2.6 连接器设计指南76 5. 芯片封装78 5.3.1 常见的封装类型78 5.3.2 创建封装模型81 5.3.3 封装的影响84 5.3.4 最佳引脚布局88 第6章 非理想回路. 同步开关噪声和功率传输91 6.1 非理想电流回路91 6.1.1 最小电感通路91 6.1.2 信号通过地槽92 6.1.3 切换参考面的信号94 6.1.4 以电源或地为参考面的信号95 6.1.5 其他非理想回路98 6.1.6 差分信号98 6.2 本地功率传输网络99 6.2.1 高速I/O设计中求解本地去耦需求100 6.2.2 系统级功率传输102 6.2.3 选择去耦电容104 6.2.4 功率传输系统的频率响应105 6.3 SSO/SSN105 第7章 缓冲器建模109 7.1 模型分类109 7.2 基本的CMOS输出缓冲器110 7.2.1 基本操作110 7.2.2 为CMOS缓冲器建立线性模型114 7.2.3 为CMOS缓冲器建立行为模型119 7.3 在饱和区中工作的输出缓冲器121 7.4 小结122 第8章 数字时序分析123 8.1 公用时钟时序123 8.2 源同步时序127 8.2.1 源同步时序方程128 8.2.2 根据眼图推导源同步时序方程131 8.2.3 其他源同步方案131 8.3 其他总线信号传输技术132 8.3.1 时钟伴随133 8.3.2 时钟嵌入133 第9章 设计方法学135 9.1 时序135 9.1.1 最差情况时序表136 9.1.2 统计时序表138 9.2 时序度量. 信号质量度量和测试负载140 9.2.1 参考电压的不确定度140 9.2.2 对参考负载进行仿真140 9.2.3 延迟时间143 9.2.4 延迟时间偏差144 9.2.5 信号完整性145 9.3 设计优化147 9.3.1 图纸分析147 9.3.2 制板分析148 9.4 灵敏度分析149 9.4.1 初步的趋势分析和显著性分析150 9.4.2 有序参数扫描154 9.4.3 解空间求解的第1阶段155 9.4.4 解空间求解的第2阶段157 9.4.5 解空间求解的第3阶段159 9.5 设计指南159 9.6 参数提取160 9.7 在设计系统时应遵循的通用经验方法160 第10章 辐射规范和系统噪声最小化163 10.1 FCC辐射规范163 10.2 辐射的物理原理164 10.2.1 差模辐射164 10.2.2 共模辐射168 10.2.3 波阻抗171 10.3 去耦与扼流172 10.3.1 系统级高频去耦173 10.3.2 扼流电缆. 本地电源平面和本地地平面176 10.3.3 低频去耦与地平面隔离182 10.4 补充的PCB设计准则. 封装须知与引脚布局183 10.4.1 高速器件和高速走线的布局183 10.4.2 串扰183 10.4.3 引脚布局和封装选择184 10.5 机箱设计184 10.5.1 电磁屏蔽基本知识184 10.5.2 孔径186 10.5.3 谐振189 10.6 时钟频谱扩展190 第11章 高速测量技术193 11.1 数字示波器193 11.1.1 带宽193 11.1.2 采样194 11.1.3 其他效应196 11.1.4 统计197 11.2 时域反射计197 11.2.1 TDR理论198 11.2.2 测量要素199 11.3 TDR的精度201 11.3.1 入射寄生效应202 11.3.2 探针类型203 11.3.3 反射204 11.3.4 接口传输损耗204 11.3.5 电缆损耗204 11.3.6 幅度漂移误差205 11.4 阻抗测量205 11.4.1 阻抗的精确测量205 11.4.2 TDR阻抗分析中的测量区域206 11.5 奇模阻抗和偶模阻抗207 11.6 串扰噪声208 11.7 传播速度208 11.7.1 长度差分法209 11.7.2 Y截距法209 11.7.3 TDT法209 11.8 矢量网络分析仪210 11.8.1 S参数简介211 11.8.2 仪器211 11.8.3 单端口测量（Zo. L. C）212 11.8.4 双端口测量（Td. 衰减. 串扰）214 11.8.5 校准217 11.8.6 单端口测量校准218 11.8.7 双端口测量校准218 11.8.8 校准验证219 附录A 阻抗公式的其他特性221 附录B GTL电流模式分析223 附录C 数字信号的频域分量229 附录D 有用的S参数变换231 附录E 分贝的定义235 附录F FCC辐射限制237 参考书目239 索引241
·目录·内容简介·译者序·前言 </H